기사원문
CES 2026에서 CIT가 선보인 구리플랫 패키지코어(CuFlat PKGCore) 모습. | 촬영 - 에이빙뉴스
[라스베이거스(미국)=에이빙뉴스] 첨단 소재·패키징 기술 스타트업 씨아이티(CIT, 대표 정승)가 6일(현지 시각) 라스베이거스에서 막을 올린 세계 최대 IT·가전 박람회 CES 2026에 참가, ‘구리플랫 패키지코어(CuFlat-PKGCore)’를 선보였다.
CIT는 지난해 독자 기술인 ASE(Atomic Sputtering Epitaxy)를 기반으로 눈에 보이지 않는 초박막 구리 회로를 증착한 투명 안테나 ‘돌핀’을 출품, CES 혁신상에 선정된 바 있다.
이어 올해에도 ASE 공정을 반도체 패키지용 유리 기판에 적용한 구리플랫 패키지코어로 2년 연속 혁신상을 받는 데 성공했다. 이는 CIT가 소재 기술 스타트업을 넘어 AI 반도체 패키지 기술 기업으로 도약했음을 시사하는 지표이자, 이들의 기술이 일관성과 확장성을 갖춘 ‘지속 가능한 소재 기술’로 인정받은 성과로 풀이된다.
CIT의 2년 연속 수상을 견인한 ASE는 절연체 표면에 구리 원자를 한 층씩 쌓아 올리는 과정에서 접착제 없이, 절연체와 구리를 단결정으로 결합하는 공정이다. nm(나노미터, 10억 분의 1m) 단위로 두께와 표면 거칠기를 정밀하게 제어하는 기술 특성을 바탕으로, 기존 기술로는 안정성의 한계가 드러났던 유리 위 구리 증착 구조를 뛰어난 품질로 구현한다.
ASE의 혁신성은 앞서 학계에서 공인받기도 했다. 지난 2022년 5월 네이처지에 관련 논문이 게재된 데 이어, 재료공학 분야에서 세계적 권위를 자랑하는 '어드밴스드 머티리얼스(Advanced Materials)'에 소개되기도 했다.
CES 2026 혁신상에 선정된 구리플랫 패키지코어는 ASE 공정을 반도체 패키지용 유리 기판에 적용한 제품이다. 차별화된 공정 기술로 3nm 이하의 표면 거칠기를 실현하면서, 현존하는 AI(인공지능) 가속기용 반도체 패키지 기판용 소재 중 거칠기가 가장 낮은 소재로 평가받는 동박(HVLP4)보다 200배 이상 평탄한 물성을 확보했다.
CES 2026에 참가한 CIT 부스 모습. | 촬영 - 에이빙뉴스
이처럼 매끄러운 표면은 고주파 신호가 전송되는 과정에서 산란과 손실을 대폭 저감하는 데 기여한다. 이는 곧 AI 가속기, 고대역폭메모리(HBM), 네트워크 칩 등 고속·고주파 신호가 오가는 패키지 환경에서 안정적인 신호 품질과 뛰어난 전력 효율로 이어진다. 또한, 미세 패턴 구현과 고밀도 라우팅에 유리해 반도체 패키지를 엔지니어의 의도에 맞춰 설계할 수 있다는 것이 CIT 측 설명이다.
온도 안정성 측면에서도 장점이 드러난다. 일반적인 구리 소재가 100℃가량에서 산화와 이에 따른 성능 저하 우려를 나타내는 반면, 구리플랫 패키지코어는 250℃ 고온에서도 산화, 박리 없이 안정성을 유지하는 것으로 확인됐다. 높은 발열 특성을 공유하는 고성능 AI 가속기 패키지 환경에서도 열 스트레스에 의한 성능 저하, 신뢰성 문제에 대응할 기반이 마련된 셈이다.
나아가 공정 효율과 및 환경 영향 부문에서도 차별성을 겸비했다. CIT는 구리플랫 패키지코어 생산에 100% 재활용 구리 스크랩을 사용하는 동시에, ASE 기반 건식 증착 공정으로 시드 레이어와 CMP 단계를 배제해 공정 단계를 축소했다. 이에 따라 기존 공정보다 탄소 배출량은 95% 줄어들었고, 화학 도금을 사용하지 않아 화학 폐수 발생 역시 최소화됐다.
구리플랫 패키지코어는 유리 기판 위 초평탄 구리 구조를 통해 고난도 설계·공정 요구를 충족하며, AI 반도체 업계에서 요구하는 연산 성능과 메모리 대역폭을 달성하는 데 이바지할 전망이다. 특히 유리 기판은 코어, 인터포저 등 다양한 패키지 구조에 적용할 수 있는 만큼, 2.5D 및 3D 패키징으로 대표되는 차세대 고집적 패키지 환경에서 표준 플랫폼으로 자리매김할 가능성도 점쳐진다.
이에 CIT는 유리 기판 및 투명 안테나 제조사와 반도체 장비 기업 등, 미국과 일본 등지의 유수 업체와 함께 구리플랫 패키지코어와 ASE 기술을 활용한 제품 공급을 목표로 PoC(기술검증)를 진행 중이다. 더불어 국내 대기업과도 AI 가속기 기판의 공동 개발을 추진하고 있다.
CIT는 이처럼 한국, 미국, 일본, 대만 등 반도체 강국을 중심으로 글로벌 협력 네트워크를 확장 중인 가운데, CES 2026에 거듭 참가함으로써 자사 기술력의 강점과 기대 효과를 해외 잠재고객들에 적극적으로 알리겠다는 목표다.
정승 CIT 대표는 “2년 연속 CES 혁신상 수상으로 자사의 ASE 기술과 글로벌 시장에서 높은 기술 완성도와 기대가치를 인정받은 만큼, 올해 CES에서 새로운 협력과 판로 창출의 기회를 발굴할 수 있을 것으로 기대한다”라며, “AI 반도체 시대와 글로벌 산업 트렌드에 대응하는 안정성, 에너지 효율, 친환경성을 동시에 실현함으로써, 글로벌 반도체 패키징 시장에 새로운 표준을 제시할 것”이라고 포부를 전했다.
* 특별 취재단: Dongkwan Kim, Gyeongha Lee, Jaeman Lee, Joseph Choe, Kidai Kim, Min Choi, Minseok Cha, Myungjin Shin, Mokkyung Lee, Myungjin Shin , Seung Hyun Nam, Wonjae Jung
→ CES2026 뉴스 특별 페이지 바로 가기
SNS 기사보내기페이스북(으)로 기사보내기 트위터(으)로 기사보내기
출처 : 에이빙(AVING)(https://kr.aving.net)
기사원문
[라스베이거스(미국)=에이빙뉴스] 첨단 소재·패키징 기술 스타트업 씨아이티(CIT, 대표 정승)가 6일(현지 시각) 라스베이거스에서 막을 올린 세계 최대 IT·가전 박람회 CES 2026에 참가, ‘구리플랫 패키지코어(CuFlat-PKGCore)’를 선보였다.
CIT는 지난해 독자 기술인 ASE(Atomic Sputtering Epitaxy)를 기반으로 눈에 보이지 않는 초박막 구리 회로를 증착한 투명 안테나 ‘돌핀’을 출품, CES 혁신상에 선정된 바 있다.
이어 올해에도 ASE 공정을 반도체 패키지용 유리 기판에 적용한 구리플랫 패키지코어로 2년 연속 혁신상을 받는 데 성공했다. 이는 CIT가 소재 기술 스타트업을 넘어 AI 반도체 패키지 기술 기업으로 도약했음을 시사하는 지표이자, 이들의 기술이 일관성과 확장성을 갖춘 ‘지속 가능한 소재 기술’로 인정받은 성과로 풀이된다.
CIT의 2년 연속 수상을 견인한 ASE는 절연체 표면에 구리 원자를 한 층씩 쌓아 올리는 과정에서 접착제 없이, 절연체와 구리를 단결정으로 결합하는 공정이다. nm(나노미터, 10억 분의 1m) 단위로 두께와 표면 거칠기를 정밀하게 제어하는 기술 특성을 바탕으로, 기존 기술로는 안정성의 한계가 드러났던 유리 위 구리 증착 구조를 뛰어난 품질로 구현한다.
ASE의 혁신성은 앞서 학계에서 공인받기도 했다. 지난 2022년 5월 네이처지에 관련 논문이 게재된 데 이어, 재료공학 분야에서 세계적 권위를 자랑하는 '어드밴스드 머티리얼스(Advanced Materials)'에 소개되기도 했다.
CES 2026 혁신상에 선정된 구리플랫 패키지코어는 ASE 공정을 반도체 패키지용 유리 기판에 적용한 제품이다. 차별화된 공정 기술로 3nm 이하의 표면 거칠기를 실현하면서, 현존하는 AI(인공지능) 가속기용 반도체 패키지 기판용 소재 중 거칠기가 가장 낮은 소재로 평가받는 동박(HVLP4)보다 200배 이상 평탄한 물성을 확보했다.
이처럼 매끄러운 표면은 고주파 신호가 전송되는 과정에서 산란과 손실을 대폭 저감하는 데 기여한다. 이는 곧 AI 가속기, 고대역폭메모리(HBM), 네트워크 칩 등 고속·고주파 신호가 오가는 패키지 환경에서 안정적인 신호 품질과 뛰어난 전력 효율로 이어진다. 또한, 미세 패턴 구현과 고밀도 라우팅에 유리해 반도체 패키지를 엔지니어의 의도에 맞춰 설계할 수 있다는 것이 CIT 측 설명이다.
온도 안정성 측면에서도 장점이 드러난다. 일반적인 구리 소재가 100℃가량에서 산화와 이에 따른 성능 저하 우려를 나타내는 반면, 구리플랫 패키지코어는 250℃ 고온에서도 산화, 박리 없이 안정성을 유지하는 것으로 확인됐다. 높은 발열 특성을 공유하는 고성능 AI 가속기 패키지 환경에서도 열 스트레스에 의한 성능 저하, 신뢰성 문제에 대응할 기반이 마련된 셈이다.
나아가 공정 효율과 및 환경 영향 부문에서도 차별성을 겸비했다. CIT는 구리플랫 패키지코어 생산에 100% 재활용 구리 스크랩을 사용하는 동시에, ASE 기반 건식 증착 공정으로 시드 레이어와 CMP 단계를 배제해 공정 단계를 축소했다. 이에 따라 기존 공정보다 탄소 배출량은 95% 줄어들었고, 화학 도금을 사용하지 않아 화학 폐수 발생 역시 최소화됐다.
구리플랫 패키지코어는 유리 기판 위 초평탄 구리 구조를 통해 고난도 설계·공정 요구를 충족하며, AI 반도체 업계에서 요구하는 연산 성능과 메모리 대역폭을 달성하는 데 이바지할 전망이다. 특히 유리 기판은 코어, 인터포저 등 다양한 패키지 구조에 적용할 수 있는 만큼, 2.5D 및 3D 패키징으로 대표되는 차세대 고집적 패키지 환경에서 표준 플랫폼으로 자리매김할 가능성도 점쳐진다.
이에 CIT는 유리 기판 및 투명 안테나 제조사와 반도체 장비 기업 등, 미국과 일본 등지의 유수 업체와 함께 구리플랫 패키지코어와 ASE 기술을 활용한 제품 공급을 목표로 PoC(기술검증)를 진행 중이다. 더불어 국내 대기업과도 AI 가속기 기판의 공동 개발을 추진하고 있다.
CIT는 이처럼 한국, 미국, 일본, 대만 등 반도체 강국을 중심으로 글로벌 협력 네트워크를 확장 중인 가운데, CES 2026에 거듭 참가함으로써 자사 기술력의 강점과 기대 효과를 해외 잠재고객들에 적극적으로 알리겠다는 목표다.
정승 CIT 대표는 “2년 연속 CES 혁신상 수상으로 자사의 ASE 기술과 글로벌 시장에서 높은 기술 완성도와 기대가치를 인정받은 만큼, 올해 CES에서 새로운 협력과 판로 창출의 기회를 발굴할 수 있을 것으로 기대한다”라며, “AI 반도체 시대와 글로벌 산업 트렌드에 대응하는 안정성, 에너지 효율, 친환경성을 동시에 실현함으로써, 글로벌 반도체 패키징 시장에 새로운 표준을 제시할 것”이라고 포부를 전했다.
* 특별 취재단: Dongkwan Kim, Gyeongha Lee, Jaeman Lee, Joseph Choe, Kidai Kim, Min Choi, Minseok Cha, Myungjin Shin, Mokkyung Lee, Myungjin Shin , Seung Hyun Nam, Wonjae Jung
→ CES2026 뉴스 특별 페이지 바로 가기
SNS 기사보내기페이스북(으)로 기사보내기 트위터(으)로 기사보내기
출처 : 에이빙(AVING)(https://kr.aving.net)